逻辑锁定和时序约束在高速数据采集中的应用
DOI:
作者:
作者单位:

作者简介:

通讯作者:

基金项目:

伦理声明:



LogicLock and Timing Constraints Implemented on High-Speed Data Acquisition System
Author:
Ethical statement:

Affiliation:

Funding:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    基于Altera现场可编程门阵列的逻辑锁定设计方法可提高复杂系统设计时的效率,在设计整合时,能更好地继承各个模块的实现结果;约束编辑器提供了指导Quartus II软件对设计进行时序收敛的一种手段。介绍了如何利用这两种设计方法对数字存储示波器中高速数据存储电路性能进行优化,并完成了4个相位不同,频率为250 MHz的数据通道的1 GHz数据流的存储。

    Abstract:

    The LogicLock method based on Altera FPGA can highly improve design efficiency of complex system.The performance of each module can be preserved during system integration.The Assignment Editor in Quartus II supports various constraints including timing cl

    参考文献
    相似文献
    引证文献
引用本文

王志莹,王子斌.逻辑锁定和时序约束在高速数据采集中的应用[J].太赫兹科学与电子信息学报,2008,6(3):

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期:
  • 出版日期: