使用Chrome浏览器效果最佳,继续浏览,你可能不会看到最佳的展示效果,

确定继续浏览么?

复制成功,请在其他浏览器进行阅读

新型二阶磁控忆阻器简化模型的设计与验证  PDF

  • 肖力
  • 熊炳军
  • 肖宪伟
  • 杨健
  • 贺娇娇
  • 汪洋
  • 金湘亮
湖南师范大学 物理与电子科学学院,湖南 长沙 410081

中图分类号: TN6

最近更新:2023-10-25

DOI:10.11805/TKYDA2021259

  • 全文
  • 图表
  • 参考文献
  • 作者
  • 出版信息
EN
目录contents

摘要

忆阻理论的提出极大地推进了混沌系统的发展,丰富了混沌电路的动力学行为。运算放大器因其强大的信号处理能力,成为忆阻器电路模型的重要组成部分。本文基于低功耗差分对构建了一种极简化的运算放大器,该运算放大器将所需晶体管数目减少至2个;以此运算放大器为基础,设计了新型二阶磁控忆阻器的模拟等效电路模型和硬件实验电路。结果表明:激励信号频率增加,斜“8”字形紧磁滞回线的旁瓣面积减小;激励信号幅度增加,斜“8”字形紧磁滞回线的旁瓣面积增加。电路仿真结果与硬件电路实验结果验证了新型磁控忆阻器模型的有效性与设计方法的正确性。

随着全球信息化与5G时代的到来,人类对信息的安全要求日益增长。忆阻器的非线性能够提高混沌系统的系统复杂度,使系统具有丰富的动力学行为,忆阻混沌系统更适用于保密通信和图像加[

1-2]。19世纪70年代,忆阻器概念与忆阻系统的相关理论被L O Chua[3-4]提出,但没有受到研究者的广泛关注,直到2008年,惠普实验室成功制造出三明治结构的TiO2忆阻[5],在全球掀起了一股研究忆阻器的热潮。目前为止,忆阻器的研究呈现出多种学科交叉融合的特征,成为材料、电子、物理等领域的前沿和热[6]

目前忆阻器未大规模量产,因此普通研究人员通过对其建模来研究忆阻特性具有十分重要的意义。研究者首先提出了分段线性函数、二次与三次非线性函数忆阻器数学模[

7-9],但这些数学模型只能进行数值仿真,无法观察到通过忆阻器的电流与电压波形。随着科技发展,S Benderli提出了一种忆阻器的SPICE宏模型,此模型能模拟惠普TiO2忆阻器的电学行[10]。A RAK等设计了一种基于窗函数的忆阻器SPICE模型,该模型具有极快且稳定的仿真速[11]。遗憾的是,这些SPICE模型不能对忆阻器电路的物理特性进行充分测试,因此,需要一个能真正体现忆阻器特性、进行实际测试的模拟等效电路模型。2012年,X Wang等基于光敏电阻(Light Dependent Resistor,LDR)与运算放大器等提出了一种忆阻器模拟电路模型,并对该模型的忆阻特性进行了仿真验证与实验测[12]。2013年,杨芳艳等以基于运算放大器的分段线性忆阻器替换Chua电路中的电阻,形成一种新型的四维混沌电路,通过数值分析与电路仿真,证实该混沌电路存在超混沌现[13]。2016年,阮静雅等将基于运算放大器的二次型磁控忆阻器引入Lorenz混沌系统,设计了一种超混沌电路,通过仿真与电路实验对该系统的复杂动力学行为进行分析和验[14]。2019年,黄丽丽等基于运算放大器设计了一种含2个磁控忆阻器的五阶混沌振荡电[15],通过数值仿真与电路仿真证明了该混沌系统有着丰富的动力学行为。2021年,H Wu等采用运算放大器与模拟乘法器等电子元器件,设计了一种有源分数阶忆阻器模拟等效电路模型,将该模型用于混沌电路中,基于分数阶忆阻器的混沌电路表现出更加丰富的动力学行[16]

运算放大器对于忆阻器模拟等效电路的建立至关重要。传统的运算放大器结构复杂,功耗高,占用面积大。本文基于2个N型金属氧化物-半导体(N-Metal-Oxide-Semiconductor,NMOS)管的低功耗差分对设计了一种极简化的新型二阶磁控忆阻器等效电路模型,并对该模型进行了理论分析、电路仿真与硬件实验验证。此模型与B Muthuswamy[

9]提出的磁控忆阻器不同:本文采用的磁控忆阻器模型阶数为二阶,该模型采用的运算放大器为极简化的运算放大器;B Muthuswamy等提出的磁控忆阻器模型阶数为三阶,模型采用的运算放大器为传统的集成运算放大器,此运算放大器的晶体管数目繁多,占用面积大。本文提出的磁控忆阻器模型在混沌电路应用中具有很高的潜在价值,可以该磁控模型替换Chua电路中的蔡氏二极管,产生一个四维超混沌系统,该系统具有更加丰富的动力学行为。该模型也可以引入Lorenz混沌电路,作为系统的反馈项,产生新的混沌系统。

1 低功耗差分对和磁控忆阻器原理分析

1.1 低功耗差分对原理分析

低功耗差分对由J Mulder[

17]提出,不同于M Johnson[18]所提出的结构,该差分对使MOS晶体管工作在三极管区域,而不是在饱和区域。此差分对能用于模拟超大规模集成系统电路,满足电路低功耗的要求。X Jin 研究团队将低功率差分对应用到相关双采样电路(Correlated Double Sampling,CDS)中,极大地降低了电路的功耗和噪[19]。传统差分对与低功耗差分对的基本结构如图1所示。

图1  两种不同差分对结构

Fig.1  Two different differential pair structures

假定Ubias为电流镜的输入电压,通过式(1)可将电流镜的输入电压Ubias转化为电流镜输入电流Ibias

Ubias=LW×2βIbias+Uth (1)

式中:Uth为MOS晶体管阈值电压;WL为晶体管的宽度和长度;β为跨导因子。当低功耗单端差分对工作在强反型区时,其传递函数如式(2)所示:

Iout=Ibias2-WL×β2UinLβWIbias-Uin22 (2)

在Multisim中仿真传统差分对与低功耗差分对的U-I特性。2个差分对电路采用5 V直流供电、0.9 V直流偏置电压,输入信号范围-0.2~0.2 V。电路仿真参数为:Uth=0.75 V、β=48 μA/V2W=108 μm、L=7 μm,模拟体效应的K因子为0.28U。仿真结果如图2所示,图2清楚地表明,低功耗差分对和传统差分对的U-I特性与两者的传递函数一致。

图2  传统差分对与低功耗差分对输入输出特性曲线

Fig.2  Input and output characteristic curves of traditional differential pair and low-power differential pair

1.2 磁控忆阻器原理分析

磁控忆阻器描述了磁通与电荷的关系,用泰勒级数的形式将两者关系写为:

q(φ)=n=1anφn (3)

式中an为磁通量系数。根据式(3),推出磁控忆阻器的忆导值为:

G(φ)=dq(φ)dφ=n=1nanφn-1 (4)

进而得到磁控忆阻器的电流与电压关系为:

i(t)=G(φ)U(t)=n=1nanφn-1U(t) (5)

设输入信号为正弦波电压:U(t)=Uinsin ωt,故磁通为:

φ(t)=0tUinsin(ωt)dt=Uinω1-cosωt (6)

本文对二阶磁控忆阻器进行研究讨论,根据式(5)

i(t)=[a1+a2φ(t)]U(t) (7)

式中a1,a2为常数。将式(6)代入式(7)

i(t)=a1+a2Uinω1-cosωtUinsinωt=a1+a2UinωUinsinωt-a2Uin22ωsin2ωt (8)

当输入正弦波电压频率趋近无穷大时,式(8)可简化为:

i(t)=a1Uinsinωt (9)

式(9)表明:当激励信号频率趋近无穷大时,磁控忆阻器已退化为电导值为1/a1的纯电导。推导出斜“8”字形磁滞回线在第一象限所围成的面积为:

s1=0πωi(t)ωUincos(ωt)dt=0πωωa1Uin22+a2Uin32sin2ωt-a2Uin32sin2ωtcosωtdt=0πωωa1Uin22+a2Uin32sin2ωt-a2Uin34sin3ωt-a2Uin34sinωtdt=2Uin33ωa2 (10)

根据磁滞回线的对称性,该磁控忆阻器磁滞回线围成的总面积为:

s=2s1=4Uin33ωa2 (11)

式(11)表明:磁控忆阻器磁滞回线旁瓣面积与输入电压频率成反比,与输入电压振幅的立方成正比。下文通过Multisim仿真与硬件实验对式(9)式(11)中的忆阻特性进行验证。

2 新型二阶磁控忆阻器简化模拟等效电路模型

新型二阶磁控忆阻器电路原理如图3所示。每一级输出电路描述如下:第一级电路由M1,M2,R1,C1,C2R3组成反相积分器,将电压转换为磁通量,图3R1C1确定积分器的积分时间常数τC2R3构成高通滤波器,该滤波器可以消除直流偏置引起的直流分量对电路的影响。当忆阻器的输入信号Uin1=Uin2=Ui(t)时,可将反相积分器的输出U1(t)表示为:

图3  新型二阶磁控忆阻器简化模型等效电路

Fig.3  Equivalent circuit of new second-order magnetron memristor simplified model

U1(t)=-1τUi(t) dt=-1R1C1Ui(t) dt=-1R1C1φ(t) (12)

将第一级代表磁通量的电压U1(t)与输入电压信号Ui(t)输入到模拟乘法器AD633JN中,实现两路信号的相乘,计算出第二级乘法器输出信号U2(t)为:

U2(t)=Ui(t)×U1(t)10=-Ui(t)φ(t)10R1C1 (13)

模拟乘法器AD633JN的增益为0.1,故负载电阻R4两端电压为:

U3(t)-U2(t)=Ui(t)+Ui(t)φ(t)10RC1C1=Ui(t)1+φ(t)10RC1C1 (14)

可得到该磁控忆阻器输入电流Ii(t)为:

Ii(t)=U3(t)-U2(t)R4=Ui(t)1R4+φ(t)10R4R1C1 (15)

最终推算出此二阶磁控忆阻器模型忆导值为:

Gφ(t)=Ii(t)Ui(t)=1R4+φ(t)10R4R1C1=1R41+φ(t)10R1C1 (16)

在Multisim中对该模型进行电路仿真,选择电路参数C1=100 nF、C2=1 μF、R1=R3=20 kΩ、R2=67 Ω、R4=R5=1 kΩ、Ubias=+3.8 V、UDD=+11 V、UCC=+18 V、UEE=-18 V为固定参数,Uin1Uin2为可变参数。当交流信号源Uin1Uin2的频率固定为80 Hz时,此磁控模型的磁滞回线旁瓣面积随Uin1Uin2的振幅增大而增大;当交流信号源Uin1Uin2的振幅固定为2.5 V时,此磁控模型的磁滞回线旁瓣面积随Uin1Uin2的频率增大而减小;当Uin1Un2的频率趋近某一极限频率,此磁控模型的磁滞回线退化成一条直线。需要说明的是,在仿真与硬件实验中,交流信号源Uin1Uin2的振幅与频率始终保持相同,不同的是交流信号源Uin2设置了3.8 V的电平偏移,设置电平偏移是为MOS管M1提供合适的静态工作点,使其能正常工作。仿真结果如图4图5所示。根据式(16)与仿真参数,推导出此二阶磁控模型的等效忆导值为G(φ(t))=0.001+0.05φ(t)

图4  不同振幅激励下的二阶磁控忆阻器仿真U-I特性曲线

Fig.4  Simulated U-I characteristic curves of the second-order magnetron memristor under different amplitude excitations

图5  不同频率激励下的二阶磁控忆阻器仿真U-I特性曲线

Fig.5  Simulated U-I characteristic curves of second-order magnetron memristor under different frequency excitations

图4表明,此二阶磁控忆阻器磁滞回线旁瓣面积与输入激励信号振幅成正比,这与式(11)理论分析一致。

图5表明:此二阶磁控忆阻器磁滞回线旁瓣面积与输入激励信号频率成反比,当激励信号频率趋近某一极限值时,磁滞回线收缩为一条单值函数,这与式(11)式(9)的理论分析是一致的。

3 实验验证

为进一步验证该模型的正确性,根据图3搭建了如图6所示的硬件实验测试电路。电路元件参数与上文仿真参数一致。实验电路中采用IRFP250大功率管、精密瓷片电容与金属膜电阻,模拟乘法器为AD633JN四象限乘法器;采用Tektronix TBS1102数字存储示波器捕获测量波形,使用函数信号发生器RIGOL DG1022U产生交流正弦激励信号,使用程控电源RIGOL DP832提供NMOS管M2的直流偏置电压与NMOS管M1的供电电压。

图6  硬件实验测试电路

Fig.6  Test circuit of hardware experiment

模拟乘法器AD633JN的直流供电电压,由4节9 V干电池组成的正负电源提供。本文采用间接测量法捕捉电流波形,将数字示波器CH1通道的红表笔接到图3中的节点1,将CH1通道的红表笔接到图3中的节点2。将CH1通道信号与CH2通道信号作差,由于取样电阻R4阻值为1 kΩ,因此数字示波器上两通道作差后的红色信号为电流幅值放大1 000倍的波形,黄色信号为该磁控模型输入电压波形。

图6中可以看出,红色电流信号滞后于黄色电压信号,这为采集示波器数据来拟合此磁控模型的磁滞回线提供了实验依据。采集数字存储示波器数据并拟合数据,得出结果如图7图8所示。

图7  不同振幅激励下的二阶磁控忆阻器硬件电路实验测试U-I特性曲线

Fig.7  Experimental U-I characteristic curves of second-order magnetron memristor hardware circuit under different amplitude excitations

图8  不同频率激励下的二阶磁控忆阻器硬件电路实验测试U-I特性曲线

Fig.8  Experimental U-I characteristic curves of the second-order magnetron memristor hardware circuit under different frequency excitations

综合式(9)式(11)图4图5图7图8可以看出,新型低功耗二阶磁控简化模型的理论分析、电路仿真结果与硬件电路实验结果三者基本上符合。而仿真和实验观察到的波形存在差异,是因为实际电路中的非理想元器件和电源引入的噪声引起的。

4 结论

构成忆阻器等效电路模型的传统运算放大器结构复杂,功耗大,占用面积大。本文基于一种低功率差分对设计了一种新型二阶磁控忆阻器简化模拟等效电路模型,为设计忆阻器模拟电路等效模型提供了一种新思路。为验证该模型的正确性,对其进行了理论分析、电路仿真与硬件电路实验。三者结果基本一致,表明了此磁控模型的伏安曲线具有斜“8”字形紧磁滞回线电学特性,其磁滞回线旁瓣面积与激励信号振幅成正比,与激励信号频率成反比。实验结果验证了此磁控模型的物理可实现性,下一步将研究基于该模型的混沌系统。

参考文献

1

BAPTISTA M S. Cryptography with chaos[J]. Physics Letters A, 1998,240(1-2):50-54. doi:10.1007/3-540-45311-3_30. [百度学术] 

2

GAO T,CHEN Z. A new image encryption algorithm based on hyper-chaos[J]. Physics Letters A, 2008,372(4):394-400. doi:10.1016/j.physleta.2007.07.040. [百度学术] 

3

CHUA L. Memristor―the missing circuit element[J]. IEEE Transactions on Circuit Theory, 1971,18(5):507-519. doi:10.1109/ TCT.1971.1083337. [百度学术] 

4

CHUA L O,KANG S M. Memristive devices and systems[J]. Proceedings of the IEEE, 1976,64(2):209-223. doi:10.1109/PROC. 1976.10092. [百度学术] 

5

STRUKOV D B,SNIDER G S,STEWART D R,et al. The missing memristor found[J]. Nature, 2008,453(7191):80-83. doi: 10.1038/nature06932. [百度学术] 

6

ZHU Xuan,TANG Yuhua,WU Chunqing,et al. Impact of multiplexed reading scheme on nanocrossbar memristor memory's scalability[J]. Chinese Physics B, 2014,23(2):552-556. doi:10.1088/1674-1056/23/2/028501. [百度学术] 

7

ITOH M,CHUA L O. Memristor oscillators[J]. International Journal of Bifurcation and Chaos, 2008,18(11):3183-3206. doi:10.1142/S0218127408022354. [百度学术] 

8

BAO Bocheng,XU Jianping,LIU Zhong. Initial state dependent dynamical behaviors in a memristor based chaotic circuit[J]. Chinese Physics Letters, 2010,27(7):51-53. doi:10.1088/0256-307X/27/7/070504. [百度学术] 

9

MUTHUSWAMY B. Implementing memristor based chaotic circuits[J]. International Journal of Bifurcation and Chaos, 2010,20(5):1335-1350. doi:10.1142/S021812741002651. [百度学术] 

10

BENDERLI S,WEY T A. On SPICE macromodelling of TiO2 memristors[J]. Electronics Letters, 2009,45(7):377-379. doi: 10.1049/el.2009.351. [百度学术] 

11

RAK A,CSEREY G. Macromodelling of the memristor in SPICE[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2010,29(4):632-636. doi:10.1109/TCAD.2010.2042900. [百度学术] 

12

WANG Xiaoyuan,Fitch A L,IU H H C,et al. Implementation of an analogue model of a memristor based on a light-dependent resistor[J]. Chinese Physics B, 2012,21(10):108501. doi:10.1088/1674-1056/21/10/108501. [百度学术] 

13

杨芳艳,冷家丽,李清都. 基于Chua电路的四维超混沌忆阻电路[J]. 物理学报, 2014,63(8):30-37. [百度学术] 

YANG Fangyan, LENG Jiali,LI Qingdou. The 4-dimensional hyperchaotic memristive circuit based on Chua's circuit[J]. Acta Physica Sinica, 2014,63(8):30-37.doi:10.7498/aps.63.080502. [百度学术] 

14

阮静雅,孙克辉,牟俊. 基于忆阻器反馈的Lorenz超混沌系统及其电路实现[J]. 物理学报, 2016,65(19):25-35. [百度学术] 

RUAN Jingya,SUN Kehui,MU Jun. Memristor-based Lorenz hyper-chaotic system and its circuit implementation[J]. Acta Physica Sinica, 2016,65(19):25-35.doi:10.7498/aps.65.190502. [百度学术] 

15

黄丽丽,雷腾飞,臧红岩,. 含两个磁控忆阻器的五阶混沌电路设计[J]. 太赫兹科学与电子信息学报,2020,18(3): 449-455. [百度学术] 

HUANG Lili,LEI Tengfei,ZANG Hongyan,et al. Design of a five-order chaotic circuit with two flux-controlled memristors[J]. Journal of Terahertz Science and Electronic Information Technology, 2020,18(3):449-455.doi:10.11805/ TKYDA2019305. [百度学术] 

16

WU Huagan,BAO Bocheng,CHEN Mo C. Threshold flux-controlled memristor model and its equivalent circuit implementation[J]. Chinese Physics B, 2014,23(11):589-594. doi:10.1088/1674-1056/23/11/118401. [百度学术] 

17

MULDER J,VAN De GEVEL M,VAN ROERMUND A H M. A reduced-area low-power low-voltage single-ended differential pair[J]. IEEE Journal of Solid-State Circuits, 1997,32(2):254-257. doi:10.1109/4.551919. [百度学术] 

18

JOHNSON M G. An input-free V/sub T/extractor circuit using a two-transistor differential amplifier[J]. IEEE Journal of Solid-State Circuits, 1993,28(6):704-705. doi:10.1109/4.217988. [百度学术] 

19

JIN X. Principle of simple correlated double sampling and its reduced-area low-noise low-power circuit realization[J]. Analog Integrated Circuits and Signal Processing, 2010,65(2):209-215. doi:10.1007/s10470-010-9487-3. [百度学术]