2024 年 11 月 Journal of Terahertz Science and Electronic Information Technology

文章编号: 2095-4980(2024)11-1277-06

# 宽带毫米波系列延时器芯片设计

陈月盈, 刘会东, 杨 柳, 赵子润

(中国电子科技集团公司 第十三研究所,河北 石家庄 050051)

摘 要:研究了数控延时器(TTD)芯片的基础原理及其在相控阵天线中的作用,基于GaAs赝 配高电子迁移率晶体管(PHEMT)工艺,设计了2款宽带毫米波TTD芯片,改善宽带雷达的大扫描 角度带来的波束空间指向色散问题。通过微波在片测试系统对两款系统所需的延时器芯片进行测试,结果显示,在32~40 GHz范围内,阵元级λ/64(5.625°)步进6位数控延时器的64态芯片插入损耗小于19 dB,64态延时相位误差为-2°~9°,插损波动小于±1dB,延时调节范围为0.446~28.125 ps(5.625°~354.375°),全态输入输出驻波均小于1.5;子阵级0.25λ步进4位数控延时器的插入损耗小于12 dB,16态延时相位误差小于±12°,插损波动小于±1dB,延时调节范围为7.142~107.148 ps(0.25λ~3.75λ),全态输入输出驻波均小于2.0;阵列级1λ步进3位数控延时器的插入损耗小于14 dB,8态延时相位误差小于-10°~22°,插损波动小于±1 dB,延时调节范围为28.57~200 ps(1λ~7λ),全态输入输出驻波均小于1.8。这两款产品具有高频率、超宽带、大延时和小尺寸等优点,成功用于有源相控阵天线中。

**关键词:** 毫米波; 数控延时器; 砷化镓; 宽带; 微波单片集成电路 中图分类号: TN914.42 **文献标志码:** A **doi:** 10.11805/TKYDA2023162

## Design of broadband millimeter-wave True-Time Delay chips

CHEN Yueying, LIU Huidong, YANG Liu, ZHAO Zirun (The 13th Research Institute of CETC, Shijiazhuang Hebei 050051, China)

**Abstract:** The function and working principle of the True-Time Delay(TTD) chip has been studied and the chip has been applied in phased array radar. Based on GaAs Pseudomorphic High Electron Mobility Transistor(PHEMT) technology, three broadband millimeter-wave TTD chips are designed and fabricated. The measured results on wafer show that the 6 bit TTD provides 0.446 ps up to 28.125 ps in the frequency range 32 GHz-40 GHz, the TTD phase error for all 64 bit states is  $-2^{\circ} \sim 9^{\circ}$ , the Insertion Loss(IL) is less than 19 dB, and the 64 states insertion variation is reduced to  $\pm 1$  dB, the input and output Voltage Standing Wave Ratios(VSWRs) are better than 1.5 on the whole bandwidth; the 4 bit TTD provides 7.142 ps up to 107.148 ps in the frequency range 32~40 GHz, the TTD phase error for all 16 bit states is better than  $\pm 12^{\circ}$ , the IL is less than 12 dB, and the 16 states insertion variation is reduced to  $\pm 1$  dB, the input and output VSWRs are better than 2.0 on the whole bandwidth; the 3 bit TTD provides 28.57 ps up to 200 ps in the frequency range 32~40 GHz, the TTD phase error for all 8 bit states is  $-10^{\circ} \sim$ 22 °, the IL is less than 14 dB, and the 8 states insertion variation is reduced to  $\pm 1$  dB, the input and output VSWRs are better than 1.8 on the whole bandwidth. The TTD chips are characterized with ultra wideband, large time delay and compact size, and mainly applied to wideband active phased array applications.

**Keywords:** millimeter-wave; True-Time Delay; GaAs; broadband; Monolithic Microwave Integrated Circuit(MMIC)

毫米波系统相比微波系统,具有设备小型化、波束方向性强、频带宽的特点,可广泛用于大容量及保密通 信、雷达等领域。瞬时带宽较宽的相控阵雷达具有抗干扰能力强、空间分辨力高、穿透性能好、截获概率低和 信号波形互不干涉等优点,基于这些优点,毫米波宽带相控阵雷达已成为研究热点。雷达瞬时带宽的提高,会产生宽带大扫描角度,带来波束空间指向色散问题。为此,需对相控阵天线接收/发射信号进行延时补偿<sup>[1-3]</sup>。本文基于 GaAs PHEMT 工艺,设计了2款超宽带毫米波数控延时器芯片,用于补偿不同位置相控阵雷达波束扫描信号产生的色散。

#### 1 延时器的作用

宽带相控阵雷达天线中,天线扫描波束指向因孔径效应会 随工作频率的变化发生漂移,从而恶化天线对宽带信号的频率 响应,进一步制约相控阵雷达的瞬时带宽。因此,雷达宽带成 像需要解决的核心技术是在天线阵面进行大角度二维扫描时, 消除宽带大口径、大扫描角度带来的波束空间指向色散问题, 提高波束指向精确度。为此,需对相控阵天线接收/发射信号进 行延时补偿。如果在阵元级接入延时器,由于所需延时器数量



Fig.1 Schematic diagram of array antenna afer introducing the TTD compensation 图1 引入延时线补偿后的阵列天线示意图

众多,会增加系统的复杂度,工程实现上易受天线布局、成本和功耗的制约。因此,尽管在阵元级接入延时器波 束校正性能最优,但工程上难以实现。在包含多个阵元的子阵级使用延时器,则可大幅减少延时器数量,但同时 也因延时量化效应导致波束校正性能下降。从延时校正性能和工程可实现性角度出发,通常在天线中采用高、低 位延时器分级应用方案,既可保证设计灵活性,又可提高系统的性能。通过适当选择延时器位数及数量比例,可 在满足波束校正性能的同时进一步降低天线系统设计的复杂度<sup>[4]</sup>。引入延时线补偿后的阵列天线示意图如图1 所示<sup>[2]</sup>。

延时器主要分为两种:一种直接对微波信号延时;另一种将微波信号转换成声、光或数字信号进行延时后 再转为微波信号,如静磁波延时器、声表面波延时器和光纤延时等。相比于第二种方式体积大、损耗高、不便 于集成的缺点,对微波信号实时延迟体积更小,结构形式更为简单,更适合用于电扫描宽带相控阵雷达中<sup>[3]</sup>。

传统对微波信号直接延时的延时器有平面微带传输线结构,设计简单,易集成,但其电磁波传播的相速度 大于光速,要实现相同的时间延迟,需要较长的传输线。现代相控阵天线系统需要一种宽带、紧凑型、易集成 且低损耗的延时器实现雷达天线系统需求的高、低位延时器分级应用方案<sup>[4]</sup>。本文研究了天线系统所需的高、低 位分级应用方案中所需的3种延时器,分别采用MMIC芯片形式实现数控延时。

#### 2 数控延时器的原理和设计

数控延时器是一种常用的微波无源两端口器件,其主要作用是使电磁波在两个端口间传输时,延时一段恒定的时间,补偿不同频率引起的相位差。多位数控延时器由不同延时量的延时单元级联而成,延时单元由两组GaAs PHEMT单刀双掷开关器件与延时网络共同构成延时单元,如图2所示。这种拓扑结构需要两组单刀双掷开关互补工作在参考态和延时态实现延时,其中并联的开关器件主要用于提高该拓扑结构的隔离度。开关在两支微波传输路径间切换,通过不同传输路径的微波信号相位不同,从而实现微波信号延时一段恒定的时间差,数控延时器原理图如图3所示,延时单元的等效电路图如图4所示<sup>[5-8]</sup>。



基于仿真软件 ADS 的设计环境进行数控延时器设计。根据电性能指标要求,设置目标要求包括:工作频率、插入损耗、全态幅度波动、全态延时误差、全态电压驻波比。首先对单个延时基本位优化,得到最佳拓扑及集总参数值,再将集总参数转换为分布参数。根据基本位的结果进行多位级联仿真如图1所示。6位数控延时器共64种状态,对应输入输出有128个端口,根据真值表设置级联延时器的各个工作状态,得到全态延时曲线。根

据仿真结果对电路进行调整,改善不符合要求的电路指标,再次进行全态电路仿真。这样反复进行调整和仿真, 直至满足电路的整体指标要求。

在阵元级接入的延时器通常选用步进较小的高精确度延时器:λ/64(5.625°)步进6位数控延时器芯片。6位延时 电路主要由可以通过开关切换的参考/延时态位组成,共有λ/64(5.625°)、λ/32(11.25°)、λ/16λ(22.5°)、0.125λ(45°)、 0.25λ(90°)、0.5λ(180°)6种基本态位。通过晶体管-晶体管逻辑(Transistor-Transistor Logic, TTL)电平P1~P6控制开 关实现切换,延时控制真值表如表1所示。

表16位延时真值表

Table1 Truth Table of the 6 bit TTD							
	TTD state	P1	P2	P3	P4	Р5	P6
0 state	0 ps	0	0	0	0	0	0
TTD1	$5.625^{\circ}$ state( $\lambda/64$ ) 0.446 4 ps	1	0	0	0	0	0
TTD2	11.25° state( $\lambda/32$ ) 0.892 8 ps	0	1	0	0	0	0
TTD3	22.5° state(λ/16) 1.785 7 ps	0	0	1	0	0	0
TTD4	$45^{\circ} \text{ state}(\lambda/8) \ 3.571 \ 4 \text{ ps}$	0	0	0	1	0	0
TTD5	90° state( $\lambda/4$ ) 7.142 8 ps	0	0	0	0	1	0
TTD6	$180^{\circ}$ state( $\lambda/2$ ) 14.285 7 ps	0	0	0	0	0	1
	354.375° state TTD max 28.125 ps	1	1	1	1	1	1
"0" means TTL low:0~	0.4 V; "1" means TTL high: $3.3 \sim 5$ V; $U_{rr} = -5$ V	$V, f_0 = 35 \text{ GH}$	Z				

在子阵级接入的延时器通常选用较大波长延时器: 0.25λ步进4位数控延时器组件。4位延时电路主要由可以 通过开关切换的参考/延时态位组成,共有0.25λ、0.5λ、1λ、2λ四种基本态位,延时控制真值表如表2所示。1λ 步进数控延时器电路主要由可以通过开关切换的参考/延时态位组成,共有1λ、2λ、4λ三种基本态位,延时控制 真值表如表3所示。

#### 表2 4位延时真值表 Table2 Truth Table of the 4 bit TTD

Table 2 That Table of the 4 of TTD				
TTD state	0.25λ	0.5λ	1λ	2λ
11D state —	P1	P2	P3	P4
0 state(0 ps)	0	0	0	0
0.25λ state(7.142 8 ps)	1	0	0	0
0.5λ state(14.285 7 ps)	0	1	0	0
1λ state(28.571 4 ps)	0	0	1	0
2λ state(57.142 8 ps)	0	0	0	1
3.75 state(107.142 7 ps)	1	1	1	1
"0" means TTL low: 0 ~ 0.4 V	;"1" means TTL high	$3.3 \sim 5 \text{ V}; U_{\text{pp}} = -5 \text{ V}; f_0 = 35$	GHz	

表33位延时真值表

Tables Truin Table of the 3 bit 11D				
TTD state	1λ	2λ	4λ	
TID state	P1	P2	P3	
0 state(0 ps)	0	0	0	
1λ state(28.571 4 ps)	1	0	0	
2λ state(57.142 8 ps)	0	1	0	
4λ state(114.285 7 ps)	0	0	1	
7λ state(199.999 8 ps)	1	1	1	
"0" means TTL low: 0 ~ 0.4 V: "1"	means TTL high: 3.3~5 V: U	$=-5 \text{ V}$ ; $f_{e}=35 \text{ GHz}$		

#### 3 版图布局与工艺加工

#### 3.1 版图布局

设计毫米波芯片的版图布局需充分考虑电磁兼容问题。设计中添加多组级联的共地通孔形成隔离带,实现 电磁空间隔离,防止信号干扰;同时减少微波传输线与直流传输线的交叉,在直流加电线上添加滤波电容,减 小外部信号对内部电路的干扰耦合。版图布局中,首先连接射频传输通路,再连接直流通路,最后充分利用数 字并行驱动器的灵活性连接控制端信号,显著提高了版图布局的效率。为提高数字电路的可靠性,需在电源端 加上过压过流保护电路和防静电保护电路<sup>19-11</sup>。

本文设计的延时器芯片工作频率高达40 GHz,因此需进行电磁场仿真评估相邻微波传输线耦合效应对电路 性能的影响。利用仿真软件的平面电磁场仿真技术进行电磁场仿真,根据仿真结果合理调整版图布局,降低微 波传输线、各个微波元件之间的耦合效应。

### 3.2 工艺加工

延时器芯片设计完成后进行掩模版制作,最后采用GaAs E/D PHEMT制作芯片,关键工艺为栅制备,包括电 子束写栅、栅金属化和淀积 SiN 三个关键工艺步骤。为保证工艺的稳定性和单片关键参数的一致性,在工艺流程 的关键工序设置监控点进行质量检验,包括材料监测、台面制作、源漏光刻、源漏金属化、N+光刻、N+腐蚀、 钝化光刻、钝化刻蚀、桥面光刻、桥面电镀等工序,并在栅金属化和淀积SiN等工序做质量专检。通过设置合适 的过程控制监控器(Process Control Monitor, PCM)监控图形监测代表器件的直流参数、微波参数、快速反应圆片 加工是否正常,保证了高的成品率,同时对PCM报告的分析可以指导工艺问题的解决,便于进一步提升工艺控 制水平。在圆片加工过程中采用 PCM 工艺监控技术和多点位统计过程控制技术,保证了高成品率。流片加工后 的芯片照片如图 5~7 所示。图 5 为 32~40 GHz GaAs 六位 λ/64(5.625°)步进数控延时器芯片的实物照片,芯片尺寸 (长×宽×高)为3.50 mm×1.10 mm×0.07 mm。图6为32~40 GHz GaAs 四位0.25λ步进数控延时器芯片的实物照片, 芯片尺寸(长×宽×高)为4.00 mm×3.00 mm×0.07 mm。图7为32~40 GHz GaAs 三位1λ步进数控延时器芯片的实物 照片,芯片尺寸(长×宽×高)为3.00 mm×3.00 mm×0.07 mm。



图5 阵元级六位数控延时器芯片实物照片

#### 4 电路测试

采用矢量网络分析仪与微波探针台组成微波在片测试系统,测试原理如图8所示。基于 Matlab 软件编写延时 器电路专用测试程序,实现延时器电路的全指标、全状态的微波在 network analyzer 片自动测试系统。测试指标见式(1)~(7)。

Fig.6 Photograph of the 4 bit TTD

图6 子阵级四位数控延时器芯片实物照片

插入损耗:

延时量:

 $IL = |dB(S_{21.0 \text{ state}})|$  $|\alpha - \alpha|$ 

$$T_i = \frac{|\psi_i - \psi_0|}{360f}$$

式中: $\varphi_i$ 为规定频率点下某一延时态的相移量; $\varphi_0$ 为规定频率点下 基本态相移量; f为相应频率点。

延时精确度:

延时相位精确度:

$$T_i = T_i - T_{i0}$$

port1

$$\Delta \theta_i = (\varphi_i - \varphi_0) + \varphi_n \times \frac{f}{f_0} \times 10^{-9} \tag{4}$$

式中: q<sub>n</sub>为在规定延时量下中心频点对应的相移量; f<sub>0</sub>为中心频点。 输入电压驻波比:

$$R_{\rm VSW,in} = R_{\rm VSW}(S_{11}) \tag{5}$$

输出电压驻波比:

$$R_{\rm VSW,out} = R_{\rm VSW}(S_{22}) \tag{6}$$

各态幅度波动(延时附加衰减):同一频率点下的幅度最大值与最小值之差除以2:

$$\Delta IL = \pm \frac{(IL_{\max} - IL_{\min})}{2} \tag{7}$$

阵元级 λ/64(5.625°)步进六位数控延时器的延时调节范围为 0.446~28.125 ps(5.625°~354.375°), 64 态延时相位 误差-2°~9°,延时精确度测试结果如表4所示。延时器的16态S参数测试结果如图9所示,在32~40 GHz工作频

图7 阵列级三位数控延时器芯片实物照片

device under test (ammeter

port2

power up according to

the truth table

Fig.8 Testing schematic diagram of the TTD circuit 图8 延时器电路测试原理图

(3)



(1)(2)

Δ

带内,芯片插入损耗(IL)小于19 dB,插损波动小于±1 dB,全态输入输出驻波均小于1.5。



表4 延时精确度测试结果

子阵级 0.25λ 步进四位数控延时器的延时调节范围为 7.142~107.148 ps(0.25λ~3.75λ), 16 态延时相位误差小于 ±12°, 延时精确度测试结果见表 5。延时器的 16 态 *S* 参数测试结果如图 10 所示,在 32~40 GHz 工作频带内,芯片 的插入损耗小于 12 dB, 插损波动小于±1 dB, 全态输入输出驻波均小于 2.0。



阵列级1λ步进三位数控延时器的延时调节范围为28.57~200 ps(1λ~7λ),8态延时相位误差小于-10°~22°,延时精确度测试结果见表6。延时器的8态S参数测试结果如图11所示,在32~40 GHz工作频带内,芯片的插入损耗小于14 dB,插损波动小于±1 dB,全态输入输出驻波均小于1.8。

表6 延时精确度测试结果

Table6 The test results of the TTD accuracy				
TTD state	28.145 7 ps(1λ) state	57.142 8 ps( $2\lambda$ ) state	114.285 7 ps(4 $\lambda$ ) state	199.990 0 ps(7λ) state_max
T/ps	28.6~28.9	56.5~57.4	113.2~114.7	198~201
$ riangle  heta / (\circ)$	-2~3	-5~3	-4~7	-3~12

1281



#### 5 结论

基于 GaAs MMIC 技术,采用 GaAs E/D pHEMT 工艺设计验证了毫米波3款数控延时器芯片,通过微波在片测试评估结果可以看出,在 32~40 GHz 范围内获得了良好的电性能。应用在雷达天线中的高、低位延时器分级应用方案中,可有效改善宽带雷达的大扫描角度带来的波束空间指向色散问题,满足了雷达系统应用对宽带数 控延时器的迫切需求。

#### 参考文献:

- [1] 卫健,束咸荣,李建新. 宽带相控阵天线波束指向频响分析和实时延迟器应用[J]. 微波学报, 2006,22(1):23-26. (WEI Jian, SHU Xianrong, LI Jianxin. Beampointing excursion versus frequency and application of realtime delayers for the wideband phased array[J]. Journal of Microwaves, 2006,22(1):23-26.)
- [2] 裴培,韩玉辉,王鹏毅. 超宽带阵列天线的接收波束形成研究[J]. 无线电工程, 2009,39(5):18-20. (PEI Pei,HAN Yuhui, WANG Pengyi. Study on receiving beam forming of ultra wideband array antenna[J]. Radio Engineering, 2009,39(5):18-20.) doi: 10.3969/j.issn.1003-3106.2009.05.006.
- [3] 刘会东,丁红沙,魏洪涛.Q波段双通道幅度控制多功能芯片[J].太赫兹科学与电子信息学报,2020,18(5):946-950. (LIU Huidong,DING Hongsha,WEI Hongtao. A Q-band dual-channel monolithic circuit with amplitude control functions[J]. Journal of Terahertz Science and Electronic Information Technology, 2020,18(5):946-950.) doi:10.11805/TKYDA2019111.
- [4] 李树良,王绪存,王琦.C波段小型化高精度驱动延时组件的研制[J].微波学报, 2016,32(4):78-81,87. (LI Shuliang,WANG Xucun,WANG Qi. Miniaturization and high accuracy design of a C-band drive time-delay module[J]. Journal of Microwaves, 2016,32(4):78-81,87.) doi:10.14183/j.cnki.1005-6122.201604016.
- [5] 张金平,李建新,孙红兵. 宽带相控阵天线实时延时器分级应用研究[J]. 现代雷达, 2010,32(7):75-78. (ZHANG Jinping,LI Jianxin,SUN Hongbing. A study on layered scheme of real-time delayers for the wideband phased array[J]. Modern Radar, 2010, 32(7):75-78. doi:10.3969/j.issn.1004-7859.2010.07.017.
- [6] FENG Hu, KOEN M. A 1~21 GHz 3 bit CMOS true-time delay chain with 274 ps delay for ultra-broadband phased array antennas[C]// Proceedings of the 45th European Microwave Conference 2015. Paris, France: IEEE, 2015: 1347-1350. doi: 10.1109/EuMC.2015.7346021.
- BURLA M,ROMERO C L,LI M,et al. On chip ultra-wideband microwave photonic phase shifter and true time delay line based on a single phase-shifted wave guide Bragg grating[C]// 2013 IEEE International Topical Meeting on Microwave Photonics (MWP). Alexandria,VA,USA:IEEE, 2013:92-95. doi:10.1109/MWP.2013.6724027.
- [8] FENG H,KOEN M. A 1~20 GHz 400 ps true-time delay with small delay error in 0.13 μm CMOS for broadband phased array antennas[C]// 2015 IEEE MTT-S International Microwave Symposium. Phoenix, AZ, USA: IEEE, 2015: 1-3. doi: 10.1109/ MWSYM.2015.7166834.
- [9] WILLMS J G,OUCHA A,DE B,et al. A wideband GaAs 6 bit true-time delay MMIC employing on chip digital drivers[C]//2000 the 30th European Microwave Conference. Paris, France:IEEE, 2000:1-4. doi:10.1109/EUMA.2000.338753.
- [10] BETTIDI A, CAROSI D, CORSARO F, et al. MMIC chipset for wideband multifunction T/R module[C]// 2011 IEEE MTT-S International Microwave Symposium. Baltimore, MD, USA: IEEE, 2011:1-4. doi:10.1109/MWSYM.2011.5972790.